Video: Batterij levensduur verlengen (November 2024)
Een paar aankondigingen van chips vandaag kondigen belangrijke veranderingen aan in de manier waarop processoren in de toekomst zullen worden geproduceerd.
Ten eerste zeiden Taiwan Semiconductor Manufacturing Corp. (TSMC) en ARM dat TSMC de ARM-processor van de volgende generatie heeft opgenomen op zijn 16nm FinFET-proces. Ten tweede zei Globalfoundries dat het 3D-chipstapelen heeft aangetoond met behulp van een proces dat bekend staat als Through-Silicon Vias (TSV's). De TSMC-aankondiging laat zien dat de gieterij op schema ligt om FinFET's te laten werken en dat de 64-bits cores van ARM vorderen, terwijl de aankondiging van Globalfoundries erop wijst dat verbindingen tussen matrijzen kunnen worden versneld, wat snellere prestaties mogelijk maakt.
De meeste waarnemers zijn van mening dat het FinFET-proces, waarbij een verticaal of 3D-kanaal wordt gebruikt in tegenstelling tot de traditionele vlakke transistor om meer transistors op een chip te verpakken terwijl de prestaties en het vermogen worden opgeschaald, belangrijk is voor het beheersen van transistorlekken. Het maakt dus meer energiezuinige processoren. Dat is belangrijk omdat ik denk dat we allemaal graag willen dat onze telefoons en tablets minder energie verbruiken en de batterij langer meegaan.
Intel produceerde als eerste massaproductie van FinFET-technologie met behulp van de Tri-Gate-technologie en gebruikt dit momenteel voor het maken van zijn 22 nm Ivy Bridge-chips. De Common Platform Group, bestaande uit IBM, Globalfoundries en Samsung, heeft onlangs gezegd dat het op schema ligt om FinFET's te produceren op zijn 14nm-proces in 2014, met grootschalige productie waarschijnlijk in 2015.
Tijdens een recent evenement zei Globalfoundries dat het een simulatie van een dual-core ARM Cortex-A9-kern heeft, terwijl Samsung zei dat het een tape-out van de ARM Cortex-A7 heeft gemaakt, in beide gevallen met behulp van hun 14nm FinFET-technologieën.
TSMC, 's werelds grootste onafhankelijke fabrikant van halfgeleiders, had eerder al gezegd dat het FinFET's gaat maken, in wat het zijn 16 nm-proces noemt. (Net als bij de Common Platform Group-benadering lijkt dit een verandering in de front-end transistors te impliceren, maar houdt het back-end proces op 20 nm.) TSMC produceert een groot aantal processors die worden gebruikt in de producten van vandaag, inclusief geavanceerde processors van Qualcomm, Nvidia, Broadcom en vele anderen. De aankondiging van vandaag zei dat TSMC en ARM samenwerkten om de Cortex-A57 voor het FinFET-proces te optimaliseren, met behulp van ARM's Artisan fysieke IP, TSMC-geheugenmacro's en verschillende EDA-technologieën (Electronic Design Automation). Het doel van het bouwen van deze wafels is om het TSMC-proces af te stemmen en feedback te krijgen over de interactie van het FinFET-proces met de architectuur.
De Cortex-A57 wordt de eerste processorkern van ARM die zijn ARMv8-architectuur ondersteunt en daarmee zijn eerste 64-bits kern. De kernen van ARM zijn opgenomen in een zeer groot aantal processors, waaronder die in bijna elke mobiele telefoon, en de overstap naar 64-bit zou enkele nieuwe mogelijkheden moeten brengen. In het bijzonder werken een aantal leveranciers op 64-bits serverchips met behulp van deze kern, terwijl anderen het in toekomstige applicatieprocessors voor mobiele telefoons zullen koppelen aan een Cortex-A53 met laag vermogen. ARM zegt dat de eerste processors die de A57- en A53-cores gebruiken op 28nm zullen verschijnen, en men zou verwachten dat de productie op 20nm zou volgen, daarna een overstap naar FinFET-productie.
In deze eerste 16nm FinFET tape-out zegt ARM dat de A57 kleiner was dan een Cortex-A15 op 28 nm, wat ongeveer 6 mm2 is, hoewel het nieuwe functies biedt, zoals de 64-bit mogelijkheden. Deze tape-out betrof een krachtige bibliotheek, die grotere cellen gebruikt dan vaak in mobiele chips wordt gebruikt en nog niet is geoptimaliseerd voor het proces, waardoor de resulterende kern mogelijk nog kleiner is.
Ondertussen zei Globalfoundries dat het zijn eerste volledig functionele SRAM-wafels heeft getoond die TSV's gebruiken op zijn 20nm-LPM (low-power voor mobiel) proces. TSV's maken het 3D-stapelen van chips mogelijk, wat niet alleen de fysieke voetafdruk vermindert, maar ook de bandbreedte verhoogt en het vermogen vermindert. In feite integreren deze een geleidend materiaal tussen meerdere lagen siliciummatrijs, waardoor verticaal gestapelde chips ontstaan. In de "via-midden" -benadering van Globalfoundries worden de verbindingen of via's in het silicium ingebracht nadat de wafels het front-end gedeelte van het proces hebben voltooid, maar voordat de back-end van de lijn wordt gestart. Door de TSV's te fabriceren na het front-end-of-line proces, waarbij hoge temperaturen betrokken zijn, kan Globalfoundries koper gebruiken voor de via's om betere prestaties te leveren.
Merk op dat elke via eigenlijk vrij groot is in vergelijking met de typische functies op een moderne processor, die in microns meet in vergelijking met de nanometers die worden gebruikt voor transistorproductie. Een typische applicatieprocessor of grafische chip heeft mogelijk zo'n 1000 via's nodig.
De demonstratie werd gehouden op Fab 8 van Globalfoundries in Saratoga County, New York.
Nogmaals, dit is belangrijk omdat de industrie al lang over het stapelen van chips praat. Nvidia heeft inderdaad onlangs gezegd dat de grafische processor van 2015, bekend als "Volta", gestapelde DRAM zal bevatten om de prestaties te verbeteren. Algemeen wordt verwacht dat andere gieterijen ook TSV-aanbiedingen zullen hebben.
Om het belang van TSV's aan te tonen, hebben een aantal geheugenmakers, logica-chipmakers, systeemmakers en gieterijen vandaag aangekondigd consensus te hebben bereikt over een standaard voor een "hybride geheugenkubus", die meerdere fysieke lagen van matrijzen gebruikt om verhoog zowel de dichtheid als de bandbreedte van het geheugen. Ik zag dit product voor het eerst in een Micron-demo op Intel Developer Forum ongeveer 18 maanden geleden, maar dit is nu uitgegroeid tot een groep genaamd het Hybrid Memory Cube Consortium en omvat alle drie de belangrijkste DRAM-producenten: Micron, Samsung en SK Hynix.
De nieuwe specificatie omvat verbindingen met een kort bereik en "ultra-kort bereik" over fysieke lagen, met name voor verbindingen met logica in toepassingen zoals krachtige netwerken en testen en beheer. De initiële specificatie omvat tot 15 Gbps voor kort bereik en tot 10 Gbps voor ultra kort bereik. De groep stelt zich ten doel deze tegen het eerste kwartaal van 2014 te upgraden naar 28 Gbps en 15 Gbps. (UPDATE: Micron zegt dat het geheugenschepen zal bemonsteren met behulp van TSV-technologie in het derde kwartaal van 2013, met een volumeproductie verwacht in de eerste helft van 2013 2014.)
U zult dit jaar geen 16 nm-producten zien; de industrie zal pas aan het einde van het jaar of begin volgend jaar overschakelen op 20 nm-producten. U zult ook niet meteen processors zien die TSV's bevatten. In feite hebben noch TSMC noch Globalfoundries feitelijke productiedata voor deze technologieën gegeven. Toch zouden verschillende combinaties van deze en andere technologieën eind volgend jaar, of waarschijnlijker, in 2015 een aantal interessante producten moeten opleveren.
