De wet van Moore in transitie

Als we ooit bevestiging nodig hadden dat de overgang naar de volgende stap in de wet van Moore moeilijker is geworden, heeft Intel vorige week aangekondigd dat zijn 10nm-chips zouden worden uitgesteld tot de tweede helft van 2017 het geval lijkt te hebben bewezen. Recente aankondigingen van een schare andere bedrijven op de Semicon West-conferentie van vorige week geven echter aan dat de rapporten over de dood van de wet sterk zijn overdreven.

Intel CEO Brian Krzanich kondigde de vertraging van 10 nm aan tijdens de winstcall van het bedrijf in het tweede kwartaal. Eerder werden de chips verwacht tegen het einde van volgend jaar of begin 2017. Ondertussen is de tweede 14nm-lijn van het bedrijf - de zesde generatie Core-processor bekend als Skylake - gekwalificeerd en zou dit kwartaal moeten beginnen met de verzending (na de introductie van de eerste 14nm-producten, bekend als Broadwell, in een enkele versie eind vorig jaar en breder eerder dit jaar). Volgens Krzanich komt er nog een 14nm chipfamilie bekend als Kaby Lake, gebouwd met behulp van Skylake-architectuur met enkele prestatieverbeteringen, die in de tweede helft van 2016 uitkomen, terwijl het eerste 10nm-product, bekend als Cannonlake, nu in de tweede helft van 2017.

Bedenk dat de overgang van 22 nm naar 14 nm op dezelfde manier werd vertraagd, waarbij Krzanich de moeilijkheid van lithografie aanhaalde en het aantal stappen met meerdere patronen dat nodig was bij het verplaatsen naar elke nieuwe knoop als oorzaak van de vertraging. Hij merkte op dat Intel ervan uitgaat dat 10nm-chips niet met extreme ultraviolet lithografie (EUV) -technologie zullen worden vervaardigd, wat dit de langste periode in het maken van chips maakt zonder een verschuiving naar een meer geavanceerde vorm van lithografie.

Over het geheel genomen, zei hij, gaat Intel er nu van uit dat het 2, 5 jaar duurt tussen procesknooppunten (merk op dat Intel begin 2012 de eerste "Ivy Bridge" -chips van 22 nm heeft verzonden).

Krzanich ging verder met te zeggen dat als Intel van 10 nm naar 7 nm beweegt, ze "altijd zullen proberen terug te keren naar twee jaar" tussen de knooppunten. En hij zei dat Intel de volwassenheid van EUV, veranderingen in materiaalwetenschap en de complexiteit van het product zou volgen bij het nemen van de timingbeslissing.

TSMC herhaalt begin 2017 10 nm

Als al dat suggereert dat de wet van Moore vertraagt, geeft het nieuws van halfgeleidersmelterijen, die chips produceren voor fabless halfgeleiderbedrijven zoals Qualcomm, MediaTek en Nvidia, aan dat de zaken versnellen. Of tenminste dat ze het gat een beetje dichten met Intel.

Taiwan Semiconductor Manufacturing Corp. (TSMC), 's werelds grootste gieterij, zei dat het op schema lag om 10 nm in het eerste kwartaal van 2017 te verzenden. TSMC zei dat het in het tweede kwartaal begon met de volumeproductie van zijn eerste 16 nm FinFET-processors, met verzendingen maand. (Dit betekent verzendingen naar klanten van TSMC, niet naar eindgebruikers; we hebben nog niet zo'n chip in het eindproduct zien verzenden, hoewel we dat in de komende maanden verwachten.)

TSMC's co-CEO Mark Liu zei dat het 10nm-proces begin 2017 op schema ligt met echte productverzending. Hij zei dat de 10nm-onderdelen 15% sneller zijn bij hetzelfde totale vermogen, of 35% minder vermogen gebruiken bij dezelfde snelheid, met meer dan het dubbele van de poortdichtheid van het 16 nm-proces.

Als dit allemaal gebeurt, kunnen producten die zijn vervaardigd volgens het 10nm-proces van TSMC ongeveer een kwart op de markt komen voordat ze worden vervaardigd volgens het 10nm-proces van Intel, wat een grote ommekeer in de industrie zou zijn. Merk echter op dat TSMC in het verleden vertragingen heeft aangekondigd: iets meer dan een jaar geleden zei het dat het verwachtte dat de risicoproductie van 10 nm eind 2015 zou beginnen, en citeerde hij agressievere snelheden en vermogensdoelen.

Ondertussen heeft de andere grote toonaangevende chipgieterij, Samsung, gezegd dat het tegen eind 2016 massaproductie van 10nm-chips zal starten. Samsung verscheepte zijn eerste 14nm FinFET-product, de Exynos 7 Octa eerder dit jaar in zijn Galaxy S6-telefoons. Dat was slechts licht na de eerste 14nm-volumeverzendingen van Intel (hoewel de twee processen een beetje anders zijn), een grote verandering ten opzichte van het tijdperk waarin Intel een lange voorsprong had in procestechnologie.

Samsung heeft ook zijn 14nm-technologie in licentie gegeven aan GlobalFoundries, die zei dat het later dit jaar in volume zal stijgen van de 14nm-technologie. De klanten van GlobalFoundries zijn onder meer AMD, dat beweert 14nm FinFET-technologie in verschillende producten in de loop van 2016 uit te rollen, en onlangs de chipproductie van IBM heeft overgenomen.

GlobalFoundries biedt 22nm FD-SOI

GlobalFoundries is ook van plan om een ​​andere oplossing aan te bieden met de naam 22nm FD-SOI (volledig uitgeputte silicium-op-isolator), aangekondigd vorige week. Dit proces maakt gebruik van conventionele vlakke transistors, in plaats van 3D FinFET's, maar hier worden ze gefabriceerd op een ander soort wafer bekend als SOI. GlobalFoundries beweert dat het met deze aanpak chips kan produceren die betere prestaties en lager vermogen leveren dan het veelgebruikte 28 nm vlakke proces tegen vergelijkbare kosten (en veel lagere kosten dan 14 nm FinFET's, die veel meer passages vereisen met 193 nm dompel lithografie). GlobalFoundries zegt dat het proces resulteert in een 20% kleinere matrijs in vergelijking met de 28 nm.

Hoewel het fabeltje zegt dat FinFET meer prestaties levert en in sommige toepassingen nodig is, is het van mening dat het nieuwe proces ook geschikt is voor reguliere mobiele, Internet of Things-, RF- en netwerkmarkten. In vergelijking met 14nm FinFET-producten zegt GlobalFoundries dat het proces bijna 50% minder immersielithografielagen vereist, wat de kosten zal drukken.

Samsung is ook van plan een FD-SOI-aanbieding te doen, hoewel op 28 nm.

Verder stroomafwaarts hebben IBM en zijn partners onlangs aangekondigd dat ze 7nm-testchips in een laboratorium produceerden, hoewel er natuurlijk een lange weg is tussen het laboratorium en de volumeproductie.

Semicon West toont nieuwe hulpmiddelen

De toekomst van het maken van chips was ook een onderwerp op de Semicon West-conferentie van vorige week, waar makers van apparatuur voor de productie van halfgeleiders de vooruitgang bespraken die ze hebben geboekt met nieuwe technologie.

Er lijkt een algemene consensus te bestaan ​​over de logische routekaart, hoewel de timing onduidelijk is. De volgende stap is waarschijnlijk een verschuiving naar alternatieve materialen, in het bijzonder nieuwe kanaalmaterialen (zoals die gebruikt door IBM in zijn 7nm-testchip), zoals silicon germanium (SiGE) en indium gallium arsenide (InGaAs). De gedachte is dat dergelijke materialen het gebruik van FinFET-ontwerpen met nog een paar generaties zullen uitbreiden, en dan kan de industrie zich helemaal verplaatsen naar een nieuwe transistorstructuur, misschien naar gate-all-round transistors die soms nanodraden worden genoemd, ergens rond het 5nm-knooppunt.

In lithografie zei ASML dat het doelwit voor EUV-apparatuur 1.000 wafers per dag is met een beschikbaarheid van 50%, en ook dat het nog steeds de bedoeling is om EUV klaar te hebben voor 7nm-productie, hoewel het alleen voor misschien vijf tot 10 kritische lagen zal worden gebruikt en 193 nm lithografie zal nog steeds het grootste deel van het werk doen. Nadat eerder was aangekondigd dat een naamloze Amerikaanse klant - die door bijna alle waarnemers als Intel werd beschouwd - had ingestemd met 15 EUV-lithografietools, bevestigde ASML dat Intel daadwerkelijk zes systemen heeft gekocht, waarvan er twee dit jaar worden geleverd.

Hoewel het grootste deel van de discussie over de wet van Moore over logica-chips ging, moet worden opgemerkt dat geheugenchips ook in transitie zijn. DRAM-krimp is dramatisch vertraagd. De meeste makers zijn nu in de overgang naar 20nm DRAM met misschien nog een of twee generaties te gaan. Verdere verbeteringen in dichtheid of kosten zullen dan moeten komen van extra productiecapaciteit, grotere waferafmetingen (450 mm), 3D-chipstapeling (hybride geheugenblokjes) of misschien uiteindelijk een geheel nieuw type geheugen zoals MRAM.

Op NAND-flashgeheugen is de situatie een beetje anders. NAND-flashgeheugen is al lager dan 20 nm en net als DRAM is er onvoldoende ruimte om verder te schalen, maar in dit geval is er een duidelijk alternatief. Het populaire onderwerp is 3D NAND, dat meerdere lagen geheugencellen gebruikt die zijn vervaardigd met zeer dunne, uniforme films. De functiegroottes van de afzonderlijke cellen hoeven niet langer zo klein te zijn (ze worden ontspannen terug tot ongeveer 40-50 nm), maar de dichtheid blijft schalen - mogelijk tot 1 terabit op een chip - door meer lagen toe te voegen. De lithografie is veel eenvoudiger, maar het vereist meer geavanceerde hulpmiddelen op atomair niveau voor het afzetten en etsen van deze geheugenmatrices.

Samsung is al in volumeproductie en de tweede generatie 3D NAND met 32 ​​lagen kan tot 128 GB (16 GB) op één chip verpakken. Deze week kondigde Samsung een nieuwe generatie 6Gbps enterprise SSD's aan die tot 3, 86 TB aan gegevens kunnen opslaan in een 2, 5-inch vormfactor, met behulp van deze 128 Gb-chips. Zowel de Micron / Intel-alliantie als SK Hynix zullen naar verwachting later dit jaar met de massaproductie van 3D NAND beginnen. Micron en Intel beweren dat ze dankzij hun luchtspleettechnologie dichtere chips kunnen maken, beginnend bij 256 Gb en 384 Gb, terwijl SK Hynix van plan is 36 lagen te gebruiken, gevolgd door 48 lagen volgend jaar, om de dichtheid te schalen. Toshiba en SanDisk volgen ergens volgend jaar. Bij Semicon West zeiden de apparatuurbedrijven dat de overgang naar 3D NAND sneller verloopt dan verwacht, en volgens sommige schattingen zal 15 procent van de wereldcapaciteit met bits tegen het einde van dit jaar zijn verschoven.