Fiches maken voorbij 14nm

Een van de grote dingen op de International Solid States Circuits Conference (ISSCC) van deze week was een discussie over hoe de industrie processoren op 10 nm en minder zal creëren en of dit kosteneffectief is.

Intel Senior Fellow Mark Bohr gaf een zeer verhulde lezing op een paneel waarin hij het geloof van Intel herhaalde dat de wet van Moore - het concept dat de chipdichtheid in elke volgende generatie kan verdubbelen - blijft bestaan. Zoals Intel al eerder heeft gezegd, zei Bohr dat hij gelooft dat het chips kan produceren op 10 nm en zelfs 7 nm met behulp van bestaande lithografietools, hoewel het zeker zou willen dat extreme ultraviolet (EUV) lithografietools klaar zijn voor 7 nm.

Zijn grote punt was dat voortdurende schaling altijd nieuwe innovaties in processen en ontwerp vereist (zoals de introductie van koperen verbindingen, gespannen silicium, high-K / metal gate en FinFET-technologie), en dat verdere innovatie nodig zal zijn om de schalen naar 10 en 7 nm en lager. Maar hij gaf geen nieuwe details over welke veranderingen in proces, materialen of structuren Intel op de nieuwe knooppunten zal gebruiken.

In tegenstelling tot sommige gepubliceerde rapporten, bevestigde Bohr niet dat Intel in 2016 onderdelen van 10 nm zal verzenden. (Aangezien Intel eind 2014 zijn eerste 14 nm-chips verscheepte, zou verzending van 10 nm volgend jaar overeenkomen met de typische cadans van twee jaar nodes; toen ik Intel CEO Brian Krzanich vroeg of de cadans van twee jaar zou doorgaan, zei hij dat Intel geloofde dat het kon.) Het 14nm-proces van Intel liep trager op dan verwacht, en terwijl Bohr zei dat zijn 10nm-pilotlijn een verbetering van 50 procent vertoont doorvoer vergeleken met waar 14nm zich op hetzelfde punt in de voortgang bevond, wil het bedrijf geen vaste verbintenis aangaan.

Bohr was duidelijk dat hij verwachtte dat niet alleen het schalen van chips zou doorgaan, maar dat terwijl de kosten voor het maken van elke wafer zullen blijven stijgen, de toenemende dichtheid van transistoren voldoende zal zijn zodat de productiekosten van Intel per transistor voldoende zullen blijven dalen om het te maken de moeite waard om door te gaan met schalen. Hij heeft dit eerder gezegd, maar het contrasteert met sommige andere bedrijven die sceptischer zijn geweest.

Hij wees erop dat de geschiedenis van het chipontwerp steeds meer integratie omvat, met moderne System-on-Chip (SoC) -ontwerpen die nu dingen integreren zoals verschillende vermogensniveaus, analoge componenten en hoogspanningsinput-uitvoersystemen. De toekomst kan zich lenen voor 2.5D-chips (waar afzonderlijke matrijzen worden aangesloten via een interne bus op het pakket) of zelfs 3D-chips (waar via-siliciumvias of TSV's meerdere chipmatrijzen verbinden.) Hij zei dat dergelijke systemen goed zijn voor het systeem integratie, maar slecht voor lage kosten.

Bohr zei dat 3D-chips met TSV's niet echt werken voor krachtige CPU's omdat je onvoldoende TSV-dichtheid kunt krijgen of de thermische problemen kunt aanpakken, en dat zelfs op mobiele SoC's, waar het technisch beter haalbaar is, het niet echt al gebruikt omdat het teveel kosten met zich meebrengt.

Andere leveranciers hadden verschillende perspectieven, zoals je zou verwachten.

Kinam Kim, president van Samsung Electronics, wees erop dat de dichtheid - het aantal transistors per chipgebied - is blijven toenemen.

Maar hij wees er ook op dat we een theoretische limiet op 1, 5 nm naderen, en dat het met theoretisch mogelijk is om met EUV in combinatie met viervoudige patroonafdrukken 3, 25 nm te bereiken. Maar hij verwachtte dat de industrie daarvoor nieuwe gereedschappen, structuren en materialen nodig heeft.

Hij suggereerde bijvoorbeeld dat Samsung zijn logische productie zou kunnen verplaatsen van FinFET's (die Intel een paar jaar geleden begon te produceren en Samsung net begon te verzenden) naar gate-all-around en Nanowire-contacten rond 7 nm, gevolgd door tunnel FET's. Op dat moment overweegt het bedrijf ook nieuwe materialen. Hij merkte op dat DRAM- en NAND-technologie al veel nieuwe functies bevat, waaronder 3D-productie.

Terwijl toonaangevende gieterij TSMC geen specifieke technologiepresentatie gaf, werkt het ook aan nieuwe materialen en structuren terwijl het de ontwikkeling van zijn 16nm-productie dit jaar en toekomstige knooppunten voorbereidt.

Ik was vooral geïnteresseerd in een enigszins andere kijk op waar de industrie naartoe ging, gegeven door Sehat Sutardja, CEO van Marvell Technology Group.

Hij klaagde dat de kosten voor het maken van een "masker" (de sjabloon voor het maken van een chip) elke generatie meer dan verdubbelden, en dat het tegen de huidige koersen tot $ 10 miljoen zou kunnen oplopen in 2018. Als gevolg van deze maskerkosten en R&D, zei hij, het maken van een SoC op de huidige FinFET-technologie is alleen zinvol als het totale levensduurvolume van de chip erg groot zal zijn - 25 miljoen eenheden of meer. Toch is de markt zo gefragmenteerd dat het voor de meeste bedrijven moeilijk is om een ​​voldoende groot volume te hebben.

Sutardja zei dat de huidige mobiele SoC's 'te veel integratie voor ons eigen bestwil' hebben, waarbij ze opmerkt hoeveel van de functies zijn geïntegreerd in een mobiele chip (zoals de Southbridge voor I / O-verbindingen, connectiviteitsopties voor wifi en Bluetooth, en de modem) zijn nog steeds niet geïntegreerd in desktop- en laptopprocessors.

In plaats daarvan stelde hij voor dat de industrie zou overstappen op wat hij MoChi (voor Modular Chip) noemde, wat een Lego-achtig concept inhoudt waarbij afzonderlijke componenten op een 'virtuele SoC' worden aangesloten. Dit, zei hij, maakt een scheiding mogelijk van de reken- en niet-rekenfunctie, waarbij de CPU- en GPU-functies worden geproduceerd op de meest geavanceerde knooppunten, en andere functies op verschillende, minder dure knooppunten. Deze componenten worden verbonden via een interconnect die een uitbreiding van de AXI-bus zal zijn. Het is een interessant idee, vooral voor de kleinere leveranciers, hoewel veel bedrijven waarschijnlijk aan boord moeten komen om dit tot een levensvatbare standaard te maken.

Het is nog nooit zo gemakkelijk geweest om naar nieuwere en betere chips te gaan, maar het lijkt nu moeilijker dan het was en zeker duurder. Het resultaat kan minder concurrenten zijn en een langere tijd tussen de knooppunten, maar het lijkt er nog steeds op dat het schalen van chips zal doorgaan.