Video: Transistors & The End of Moore's Law (November 2024)
Er is de laatste tijd veel gepraat over het vertragen van de wet van Moore en de uitdagingen waarmee chipmakers worden geconfronteerd als ze naar steeds kleinere dimensies proberen te verhuizen. Zeker, pc's worden niet sneller met de snelheid die ze ooit waren en de uitdagingen voor chipmakers zijn nog nooit zo groot geweest. Toch blijft Intel volhouden dat "de wet van Moore levend en wel is", wanneer hij het heeft over zijn plannen voor productie van 10 nm en 7 nm. Om te proberen uit te zoeken wat er aan de hand was, keek ik naar verschillende maten van vooruitgang en kreeg ik verschillende antwoorden.
Hoewel veel mensen de wet van Moore combineren met snelheid, is het eigenlijk een maat voor het tempo van de toename van de complexiteit van de minimale component, min of meer bewerend dat het aantal transistoren periodiek zal verdubbelen. In de eerste krant van 1965 vond deze verdubbeling elk jaar plaats, hoewel in 1975 Moore zijn projectie bijwerkte naar verdubbeling om de twee jaar, wat over het algemeen het merk is dat chipmakers sindsdien altijd nastreven.
Op de investeerdersdag van Intel vorige maand toonden Bill Holt, uitvoerend vice-president en algemeen manager van de technologie- en productiegroep, opnieuw dia's die suggereerden dat het aantal "genormaliseerde" transistors per gebied in een tempo beter afnam dan verdubbeling, hoewel hij erop wees dat de productiekosten nog sneller toenamen dan verwacht. Het resultaat, zei hij, is dat de kosten per transistor op schema zijn gebleven.
Maar voor het eerst dat ik me kan herinneren, benadrukte hij dat verschillende soorten transistoren binnen een chip verschillende hoeveelheden oppervlakte op de chip vereisen, waarbij SRAM-geheugencellen ongeveer drie keer dichter zijn dan logische cellen. Hij gebruikte deze bewering om vragen af te buigen over de gemiddelde transistordichtheid in vergelijking met Apple A9-chips gemaakt door Samsung of TSMC.
Voor een nadere blik keken mijn collega John Morris en ik naar de gepubliceerde statistieken van Intel over zijn chips sinds 1999, van de Pentium III (bekend als Coppermine), die werd geproduceerd op 180 nm, tot de Broadwell Core-chips van vorig jaar, de eerste met 14nm-technologie.
Eerst keken we naar Gate Pitch Scaling - de minimale afstand tussen de poorten waaruit een transistor bestaat. Traditionele schaling suggereert dat dit 70 procent per generatie daalt om de totale schaal van 50 procent te krijgen. Op deze manier is het duidelijk dat terwijl het schalen doorgaat, we niet zoveel vermindering zien als we zouden verwachten.
Maar andere technieken die chipmakers gebruiken, veranderen dat een beetje. Kijkend naar SRAM-geheugencellen, het dichtste en meest elementaire onderdeel van een chip, kunnen we zien dat dit tot voor kort ons 50 procent reductie gaf per procesgeneratie, hoewel het lijkt te slippen.
In de afgelopen jaren heeft Intel ook de nadruk gelegd op totale schaalverdeling van het logische gebied, wat het product is van de poortsteek en de minimale toonhoogte van de metaalverbindingen die signalen rond die chip routeren en met de buitenwereld verbinden. Dit is logisch, want als de logische transistors schalen, maar de verbindingen niet kleiner worden, zullen de totale chipgrootte en kosten niet afnemen. Het 16nm FinFET-proces van TSMC gebruikt bijvoorbeeld hetzelfde back-end metaalproces als zijn 20nm vlakke chip, dus het biedt weinig krimp (hoewel het sneller is en minder stroom verbruikt). Qua logische schaalverdeling lijkt Intel de afgelopen generaties op koers te liggen.
Er zijn veel manieren om naar de trends te kijken, en één ding lijkt duidelijk: het duurt nu langer om naar het volgende knooppunt te gaan dan de afgelopen 20 jaar. In plaats van twee jaar tussen knooppunten, voor de 14nm en de komende 10nm-knoop, zal het eigenlijk dichter bij 2, 5 jaar zijn, met 10nm-chips gepland om in de tweede helft van 2017 aan te komen.
Intel wijst erop dat op de lange termijn - helemaal teruggaand naar de eerste microprocessor, de 4004 - de tijd tussen nieuwe generaties chiptechnologie altijd een beetje flexibel is geweest.
Intel gebruikt deze dia (die Intel Fellow Mark Bohr al vele malen heeft getoond) om de cadans van de wet van Moore aan te geven, van de eerste microprocessor, de Intel 4004, die 2.300 transistors gebruikte in een proces van 10 micron in 1971, tot het huidige 14nm-proces. Als we naar deze grafiek kijken, zegt Intel dat de gemiddelde cadans elke 2, 3 jaar een nieuw knooppunt is geweest. In dat opzicht is een tempo van 2, 5 jaar voor 14 nm en 10 nm niet zo heel belangrijk. Ik bekijk het en zie een versnelling van de wet van Moore van ongeveer 1995 tot ongeveer 2012, toen de eerste 22nm Ivy Bridge-producten begonnen te verschijnen. Nu lijkt de cadans opnieuw te vertragen.
(Merk op dat Intel gestopt is met het geven van matrijsgrootte en transistorinformatie met de 14nm-generatie met vermelding van concurrentieproblemen, dus de nieuwste cijfers die we hebben voor een quad-core komen van de 22nm Haswell, die 1, 4 miljard transistors had in een 177 mm 2- chip.)
Dus vertraagt de wet van Moore? Het hangt ervan af hoe je het bekijkt. Het is zeker duidelijk dat bij sommige maatregelen het tempo lijkt te zijn vertraagd en dat de uitdagingen voor chipmakers met elke generatie moeilijker worden. Tegenwoordig beweren slechts vier bedrijven - Intel, GlobalFoundries, Samsung en TSMC - 14 of 16 nm processen te hebben. Het maken van een nieuwe chip op een van deze nieuwe processen is duurder dan ooit. Maar er is voldoende reden en voldoende stimulans om te verwachten dat we rond 2017 10nm chips zullen zien, en dat 7nm, 5nm en 3nm chips zullen volgen.
