Video: TSMC 7nm vs Intel 10nm Density (November 2024)
Hoewel hij heel weinig details gaf over zijn toekomstige productieplannen, gebruikte Intel zijn bijeenkomst van investeerders vorige week opnieuw om te benadrukken hoe belangrijk het de wet van Moore is, de verklaring van mede-oprichter Gordon Moore dat de chipdichtheid om de twee jaar zal verdubbelen. Het bedrijf sprak over hoe zijn 14nm productieproces, nu gebruikt voor zijn Core M en aanstaande bredere Broadwell-lijnen, een schaalgrootte van de volledige generatie liet zien en zei dat het vergelijkbare schaling verwachtte van zijn toekomstige 10 en 7nm knooppunten, ondanks de toenemende kapitaaluitgaven die nodig zijn bij elk knooppunt.
CEO Brian Krzanich begon de bijeenkomst door te praten over hoe Moore's wet volgend jaar haar 50e verjaardag zal bereiken en zei dat het een van de belangrijkste strategische vereisten voor het bedrijf blijft. "Het is onze taak om het zo lang mogelijk vol te houden", zei hij.
Maar het was vooral aan Bill Holt (hierboven), algemeen manager van de technologie- en managementgroep, om uit te leggen hoe het bedrijf daar zal komen.
Holt merkte de problemen op die Intel heeft gehad bij het opvoeren van de 14nm-technologie en merkte op dat het meer dan 2, 5 jaar duurde om het 14nm-proces met een goede opbrengst te krijgen, in plaats van de normale cadans van twee jaar. Momenteel is de 14nm-opbrengst nog steeds niet zo goed als het bedrijf op 22nm haalt, maar het is "in een gezond bereik" en begint te convergeren met het eerdere proces, waarvan hij zei dat dit het hoogste opbrengstproces van Intel ooit was. Als gevolg hiervan, zei hij, zijn de productiekosten van die onderdelen in het vierde kwartaal iets hoger, wat de marges begin volgend jaar zal beïnvloeden, maar dat hij verwachtte dat dit later in 2015 zal veranderen. "Echte kostenreductie blijft mogelijk in een kapitaalintensieve omgeving, "Zei Holt.
Na enkele van de presentaties die ik een paar maanden geleden op het Intel Developer Forum zag, legde Holt uit waarom de 14nm-node een echte inkrimping was, ook al was hij het ermee eens dat de 14nm-nomenclatuur in wezen zinloos was. "Daar is niets dat 14 over is, " zei hij.
Maar in vergelijking met zijn 22 nm Haswell-voorganger, was de toonhoogte tussen vinnen in het FinFET-ontwerp gereduceerd tot 0, 70x (wat hij opmerkte was het doel, omdat een reductie van 30 procent in elke dimensie zou resulteren in een volledige halvering van het gebied van een sterven, ervan uitgaande dat het hetzelfde aantal transistoren had), maar dat de poortsteek slechts tot 0, 78x kleiner werd. Maar, merkte hij op, de tussenverbindingspitch verder geschaald dan normaal tot 0, 65x (van 80 nm tot 52 nm) en de combinatie maakt de volledige chip bijna 50 procent kleiner (alle andere dingen zijn gelijk). Hij merkte op dat dit varieert in verschillende delen van de chip, met de schaalverdeling van de SRAM met 0, 54x, maar de interconnecties en afbeeldingen tonen meer schaalbaarheid.
Om dit te laten werken, heeft Intel transistors gemaakt van minder, strakkere en langere vinnen om de transistors te maken. Met andere woorden, niet alleen kwamen de vinnen dichter bij elkaar, ze zijn nu ook langer.
Andere wijzigingen in deze versie zijn het eerste gebruik van Intel van "opzettelijke" luchtopeningen tussen componenten, waardoor betere verbindingsprestaties mogelijk zijn.
Holt zei dat een nieuwe Broadwell-chip van 14 nm wordt vergeleken met een Hasn-versie van 22 nm. De nieuwe chip heeft 35 procent meer transistoren - 1, 3 miljard - maar is 37 procent kleiner, dus het toont een toename van de transistordichtheid met 2, 2x, terwijl de extra transistoren werken als verbeterd grafische prestaties.
Over het geheel genomen, zei hij, moet je 'daadwerkelijk opschalen' om de kosten te verlagen - een gebied waarvan Holt zei dat hij geloofde dat Intel concurrenten als Samsung en Taiwan Semiconductor Manufacturing Corp. (TSMC) voorliep. Hij zei dat de kosten per transistor nog steeds dalen en zelfs iets onder de historische trendlijn liggen bij 14 nm, en voorspelde dat het onder de lijn zou blijven bij 10 nm en bij 7 nm. En, zei hij, de nieuwe knooppunten zouden niet alleen kosten opleveren, maar ook prestatieverbeteringen. Tenminste tot 7 nm, zei hij, "we kunnen doorgaan met het nakomen van de beloften van de wet van Moore."
In een andere presentatie verklaarde Chief Financial Officer Stacy Smith de hoge kosten van het bereiken van elk nieuw knooppunt, met de relatieve kapitaaluitgaven die nodig zijn om elk knooppunt te produceren. Hij zei dat het moeilijker en kapitaalintensiever werd.
Hij merkte op dat er een "stijging" in de kosten was vanaf 22 nm, vanwege de noodzaak van multi-patroonvorming (de noodzaak om lithografie meerdere keren op bepaalde lagen van de dobbelsteen te gebruiken), maar zei dat het aantal start van de wafer is gedaald omdat de 32 nm knoop omdat de gewogen gemiddelde matrijs nu kleiner is. Over het algemeen is het 14nm-knooppunt ongeveer 30 procent kapitaalintensiever dan de vorige generatie, maar de basischip is 37 procent kleiner.
In totaal zal Intel in 2014 ongeveer $ 11 miljard aan kapitaaluitgaven uitgeven met plannen om ongeveer $ 10, 5 miljard in 2015 uit te geven. Ongeveer $ 7, 3 miljard van de uitgaven voor 2014 is voor het bouwen van productiecapaciteit, de rest gaat naar onderzoek en ontwikkeling voor toekomstige knooppunten en voor ontwikkeling van 450 mm wafels en typische bedrijfskosten zoals kantoorgebouwen en computers.
De kosten zijn zo hoog, zei hij, deels dat er nu slechts vier bedrijven ter wereld zijn die toonaangevende logica-productie creëren: Intel, Global Foundries, Samsung en TSMC.
Bij vragen na hun presentaties letten de Intel-managers erop dat ze niet teveel informatie gaven. Gevraagd naar de kosten en de mogelijkheid om over te schakelen op EUV-lithografie, zei Holt dat de kostengrafiek "opzettelijk ambigu" was, omdat ze niet weten hoe ver de historische kosten per transistorlijn de volgende knooppunten zouden zijn. Hij zei dat hij geloofde dat ze onder de lijn kunnen komen zonder EUV, "maar ik wil het niet."
Krzanich zei dat het bedrijf denkt dat het teveel van zijn bedoelingen aan de industrie heeft gemeld over zijn 14nm-plannen, dus "we zullen een beetje voorzichtiger zijn in het vrijgeven van informatie" over nieuwe productieknooppunten. Hij zou zich niet binden aan de vertrouwde Tick / Tock-cadans van het bedrijf om het volgende jaar een nieuw procesknooppunt en een nieuwe architectuur uit te brengen, hoewel Smith zei dat het bedrijf verwacht een "redelijk normale cadans" te hebben en "zal praten over 10 nm in de komende 12 of 18 maanden, indien van toepassing."
3D NAND en de weg naar 10 TB SSD's
Op een ander technologiegebied besprak Rob Crooke, algemeen directeur van de Non-Volatile Memory Solutions Group van Intel (hierboven), nieuwe 3D-technologie bij het maken van NAND-flashchips die worden gebruikt in SSD's en vergelijkbare apparaten. Hij suggereerde dat solid-state apparaten "pas aan het begin van de acceptatiecurve" staan en zei dat gegevens dichter bij de CPU willen komen met alleen economische voordelen om ze uit elkaar te houden.
Hij merkte op dat Intel zijn eerste SSD - een 12 megabyte-model - al in 1992 maakte en zei dat de huidige technologie vandaag 200.000 keer dichter is. De huidige technologie van Intel - ontwikkeld in een joint venture met Micron - creëerde een 256 gigabit NAND-geheugenchip met behulp van 3D-technologie. In deze technologie wordt het geheugen bewaard in kubussen van transistoren in plaats van het traditionele "dambord" -ontwerp en omvat het 32 lagen materiaal met ongeveer 4 miljard gaten voor het opslaan van de bits. Als gevolg hiervan, zei hij, kon je 1 terabyte aan opslagruimte creëren in ongeveer 2 mm en meer dan 10 TB in een traditionele SSD-vormfactor.
Naast het kleine formaat, zei Crooke dat SSD's enorme prestatieverbeteringen aanboden, en zei dat 4 inch NAND-opslag 11 miljoen IOPS (invoer / uitvoer-bewerkingen per seconde) kon leveren, wat anders 500 voet traditionele harde schijfopslag zou vereisen. (Hij merkte op dat hoewel harde schijven steeds dichter worden, ze niet echt sneller zijn geworden.)
