Video: Intel 3D XPoint Technology (November 2024)
Op het Intel Developer Forum van dit jaar heeft het bedrijf aanvullende technische details bekendgemaakt over zijn aanstaande 3D XPoint-geheugen, dat het potentieel heeft om de pc-architectuur echt te veranderen door de kloof tussen traditioneel hoofdgeheugen en opslag te vullen.
Intel en Micron, die samen het nieuwe geheugen hebben gecreëerd en van plan zijn het te produceren in een joint venture in Lehi, Utah, hebben gezegd dat 3D XPoint 1000 keer sneller is dan NAND-flash en 10 keer de dichtheid van DRAM. Als zodanig kan het een sneller alternatief zijn voor het huidige NAND-flashgeheugen, dat veel capaciteit heeft en relatief goedkoop is, of als vervanging of aanvulling op traditionele DRAM, die sneller is maar een beperkte capaciteit heeft. Bij IDF hebben we meer informatie gekregen over hoe het zou kunnen werken in elk van deze oplossingen.
Tijdens de keynote maakte Rob Crooke, senior vice president en general manager van Intel's Non-Volatile Memory Solutions Group, bekend dat Intel van plan is om datacenter- en notebook-SSD's en DIMM's te verkopen op basis van het nieuwe geheugen in 2016 onder de merknaam Optane. Hij demonstreerde een Optane SSD die vijf tot zeven keer de prestaties levert van de huidige snelste SSD van Intel met een verscheidenheid aan taken.
Later presenteerden hij en Al Fazio, een senior-medewerker van Intel en directeur van de ontwikkeling van geheugentechnologie, veel technische details - hoewel ze nog steeds belangrijke informatie achter zich houden, zoals het feitelijke materiaal dat is gebruikt voor het schrijven van de gegevens.
In die sessie hield Crooke een wafer omhoog waarvan hij zei dat die het 3D XPoint-geheugen bevatte, dat 128 Gbit opslag per dobbelsteen zal bevatten. In totaal zeiden ze dat de volledige wafer 5 Terabytes aan gegevens kon bevatten.
Fazio stond naast een model van het geheugen, waarvan hij zei dat het 5 miljoen keer de werkelijke grootte was. Hij gebruikte dit model, dat slechts 32 bits geheugen liet zien, om uit te leggen hoe de structuur werkt.
Hij zei dat het een vrij eenvoudige kruispuntstructuur had. In deze opstelling verbinden de loodrechte draden (soms woordlijnen genoemd) submicroscopische kolommen en kan een individuele geheugencel worden geadresseerd door de bovenste en onderste draad te selecteren. Hij merkte op dat in andere technologieën de enen en nullen worden aangegeven door elektronen te vangen - in een condensator voor DRAM en in een "zwevende poort" voor NAN. Maar met de nieuwe oplossing is het geheugen (in het model in het groen aangegeven) een materiaal dat zijn bulkeigenschappen verandert - wat betekent dat je honderdduizenden of miljoenen atomen hebt die bewegen tussen hoge en lage weerstand die op nullen en nullen wijzen. Het probleem was volgens hem het maken van de materialen voor geheugenopslag en voor de selector (geel aangegeven in het model) waarmee de geheugencellen kunnen worden beschreven of gelezen zonder een transistor.
Hij zou niet zeggen wat de materialen waren, maar zei wel dat, hoewel het het basisconcept heeft van materialen die wisselen tussen hoge en lage weerstand om enen en nullen aan te geven, het anders was dan wat de meeste in de industrie als resistief RAM beschouwen, omdat dat gebruikt vaak filamenten en cellen van ongeveer 10 atomen, terwijl XPoint bulk-eigenschappen gebruikt zodat alle atomen veranderen, wat het gemakkelijker maakt om te produceren.
Fazio zei dat dit concept zeer schaalbaar is, omdat je meer lagen kunt toevoegen of de productie naar kleinere afmetingen kunt schalen. De huidige 128 Gbit-chips gebruiken twee lagen en worden vervaardigd op 20 nm. In een vraag-en-antwoordsessie merkte hij op dat de technologie voor het maken en verbinden van de lagen niet dezelfde is als voor 3D NAND en meerdere lagen lithografie vereist, dus de kosten kunnen evenredig stijgen naarmate u lagen toevoegt na een bepaald punt. Maar hij zei dat het waarschijnlijk economisch was om 4-laags of 8-laags chips te maken, en Crooke grapte dat hij over drie jaar 16 lagen zegt. Hij zei ook dat het technisch mogelijk was om cellen met meerdere niveaus te maken - zoals de MLC's die in NAND flash worden gebruikt - maar het heeft lang geduurd om dat met NAND te doen en zal waarschijnlijk niet snel gebeuren vanwege productiemarges.
Over het algemeen zei Fazio dat we konden verwachten dat de geheugencapaciteit zou toenemen met een cadans die vergelijkbaar is met NAND, die om de paar jaar verdubbelt en de verbeteringen in de wet-stijl van Moore benadert.
In 2016 zal Intel Optane SSD's verkopen die zijn vervaardigd met de nieuwe technologie in standaard 2, 5-inch (U.2) en de mobiele M.2 (22 mm bij 30 mm) vormfactoren, zei Crooke. Dit zou nuttig zijn in toepassingen zoals meeslepend gamen met grote open werelden, waarvoor grote gegevenssets nodig zijn.
Terwijl de eerste demonstratie een verbetering van vijf tot zeven keer toonde op een standaard opbergdoos, zei Fazio dat dat werd beperkt door de andere dingen rond die opslagbus. Hij zei dat je het potentieel kon 'ontketenen' door het van de opslagbus te halen en het direct op een geheugenbus te plaatsen, en daarom is Intel van plan volgend jaar ook een versie met de NVMe-standaard (niet-vluchtige geheugenexpress) uit te brengen van PCIe. Veel leveranciers bieden nu NAND-flash aan via de PCI-bus en ze zeiden dat de XPoint-prestaties daar aanzienlijk beter zouden zijn.
Een ander gebruik kan zijn om dit geheugen direct als systeemgeheugen te gebruiken. Met de Xeon-processor van de volgende generatie - nog niet aangekondigd, maar vermeld in een aantal sessies - zou u XPoint rechtstreeks als geheugen moeten kunnen gebruiken, wat vier keer het huidige maximale geheugen van DRAM mogelijk maakt tegen lagere kosten. 3D XPoint is iets langzamer dan DRAM, maar ze zeiden dat de latentie wordt gemeten in dubbelcijferige nanoseconden, wat vrij dicht bij DRAM en honderden keren sneller is dan NAND. (Merk op dat NAND leessnelheden veel sneller zijn dan zijn schrijfsnelheden, en dat NAND geheugen in pagina's adresseert, terwijl DRAM en XPoint het geheugen op een individueel bitniveau adresseren.)
Intel zal het geheugen volgend jaar ook aanbieden in DDR4-compatibele DIMM-slots, zei Crooke, terwijl een diagram aangaf dat het in combinatie met DRAM zou worden gebruikt, waarbij het traditionele geheugen als een terugschrijfcache fungeert. Ze zeiden dat dit kan werken zonder wijzigingen aan het besturingssysteem of de applicatie.
Crooke sprak over het mogelijke gebruik van dit geheugen in toepassingen zoals financiële diensten, fraudedetectie, online reclame en wetenschappelijk onderzoek zoals computationele genomica - omdat het bijzonder goed is voor het omgaan met grote gegevenssets, die snelle willekeurige gegevenstoegang bieden. Maar hij zei dat het ook geweldig zou zijn voor meeslepend, ononderbroken gamen.
Er zijn nog veel open vragen, omdat het product niet is geleverd, dus we weten nog niet wat de werkelijke prijzen, specificaties of specifieke modellen zijn. Hij maakte wel duidelijk dat Intel het geheugen alleen als onderdeel van specifieke modules wil verkopen, niet als onbewerkte geheugencomponenten. (Micron, die ook producten op basis van het materiaal zal verkopen, heeft nog geen aankondigingen over specifieke producten gedaan.)
Ervan uitgaande dat de prijs redelijk blijkt te zijn en dat de technologie zich verder ontwikkelt, zie ik een enorm gebruik voor een technologie die tussen DRAM en NAND past. Het is ook zeer onwaarschijnlijk dat het wordt vervangen - DRAM moet sneller blijven en 3D NAND zal waarschijnlijk nog een tijdje goedkoper blijven - maar het zou in de toekomst een zeer belangrijk onderdeel van de systeemarchitectuur kunnen worden.
