De weg naar 7nm-processors

Het leveren van de volgende generatie chips wordt moeilijker, maar aankondigingen tijdens de International Electron Devices Meeting (IEDM) van deze week laten zien dat de chipfabrikanten echt vooruitgang boeken bij het creëren van wat ze 7nm-processen noemen. Hoewel het aantal knooppunten misschien minder belangrijk is dan ze ooit waren, toont het aan dat hoewel de wet van Moore misschien is vertraagd, deze nog steeds leeft, met belangrijke verbeteringen in de huidige generatie van 14 nm en 16 nm chips. Met name tijdens de conferentie van deze week hebben vertegenwoordigers van de grote gieterijen (bedrijven die chips voor andere bedrijven maken) - TSCC en de alliantie van Samsung, IBM en GlobalFoundries - hun plannen aangekondigd om 7nm-chips te maken.

TSMC (Taiwan Semiconductor Manufacturing Company), 's werelds grootste gieterij, kondigde een 7nm-proces aan waarvan het zei dat het 0, 43 keer schaalvergroting mogelijk zou maken in vergelijking met het huidige 16nm-proces, waardoor veel kleinere matrijzen met hetzelfde aantal transistoren mogelijk zijn of de mogelijkheid om stop veel meer transistors in een dobbelsteen van dezelfde grootte. Het belangrijkste is dat het bedrijf zei dat dit een snelheidstoename van 35-40 procent of een vermogensreductie van 65 procent oplevert. (Merk op dat die cijfers van toepassing zijn op de transistors zelf; het is niet waarschijnlijk dat je zoveel kracht- of snelheidsverbetering ziet in een voltooide chip.)

Het meest indrukwekkende was dat het bedrijf zei dat het al een volledig functionele 256 Mbit SRAM-testchip produceerde, met redelijk goede opbrengsten. Op de chip is de celgrootte van de kleinste SRAM met hoge dichtheid slechts 0, 027 µm ² (vierkante micron), waardoor dit de kleinste SRAM tot nu toe is. Dit geeft aan dat het proces werkt en TSMC zei dat het samenwerkt met klanten om hun 7nm-chips zo snel mogelijk op de markt te brengen. De gieterij start dit kwartaal met de productie van 10 nm, met chips die begin volgend jaar worden verzonden. De 7nm-generatie is gepland om begin 2018 met de productie te beginnen.

Ondertussen besprak het Albany Nanotechnology Center (bestaande uit onderzoekers van IBM, GlobalFoundries en Samsung) zijn voorstellen voor een 7nm-chip waarvan beweerd werd dat deze de kleinste toonhoogte (de ruimte tussen verschillende elementen van de transistoren) had van enig aangekondigd proces.

De alliantie zei dat het 7 nm-proces ooit de krapste toonhoogtes ooit zou opleveren, en een substantiële verbetering zou bieden ten opzichte van het 10 nm-proces dat het een paar jaar geleden onthulde. Die verhogen nu de productie bij Samsung, met chips die begin volgend jaar overal verkrijgbaar zijn. (GlobalFoundries heeft gezegd dat het 10nm overslaat en direct naar 7nm gaat.) Het heeft ook gezegd dat het nieuwe proces een prestatieverbetering van 35 tot 40 procent kan opleveren.

Het proces van de alliantie heeft een aantal grote verschillen met TSMC's en met eerdere knooppunten. Het meest opvallende is dat het afhankelijk is van Extreme Ultraviolet Lithography (EUV) in meerdere kritische niveaus van de chip, terwijl TSMC de 193nm immersion lithography tools gebruikt die al generaties in gebruik zijn, zij het met meer multi-patronen. (Multi-patronen betekent dat de gereedschappen meerdere keren op dezelfde laag worden gebruikt, wat tijd toevoegt en defecten verhoogt; de groep suggereerde dat het gebruik van conventionele lithografie op dit ontwerp tot vier afzonderlijke lithografiebelichtingen op sommige kritische lagen van de chip zou vereisen.) As het gevolg is dat het onwaarschijnlijk is dat dergelijke chips op zijn vroegst tot 2018-2019 worden geproduceerd, omdat de EUV-tools tot die tijd waarschijnlijk niet de nodige doorvoer en betrouwbaarheid hebben.

Bovendien gebruikt het nieuwe materialen met een hoge mobiliteit en vervormingstechnieken in het silicium om de prestaties te verbeteren.

In zowel de TSMC- als de alliantieontwerpen is de onderliggende onderliggende celstructuur voor de transistor niet veranderd. Ze gebruiken nog steeds FinFET-transistors en een high-K / metal gate - de grote bepalende kenmerken van het laatste procesknooppunt.

Vanwege vertragingen introduceerde Intel onlangs een derde generatie van zijn 14nm-chips, bekend als Kaby Lake, en is nu van plan dit op te volgen met zowel een 10nm low-power mobiel ontwerp genaamd Cannonlake dat eind volgend jaar uitkomt en nog eens 14nm desktopontwerp bekend als Coffee Lake. Intel heeft nog niet veel details van zijn 10 nm-proces bekendgemaakt, behalve dan te zeggen dat het een betere transistorschaling verwacht dan historisch gezien mogelijk was en dat het conventionele lithografie zal gebruiken.

Eén ding om op te merken: in al deze gevallen hebben de knooppuntnummers, zoals 7nm, geen echte relatie meer met een fysieke functie in de chips. De meeste waarnemers denken inderdaad dat de huidige 16nm-knooppunt van TSMC en de huidige 14nm-knooppunt van Samsung net een beetje dichter zijn dan de 22nm-knoop van Intel, die in 2011 met de productie van grote volumes begon, en aanzienlijk minder dicht zijn dan de 14nm-knoop van Intel, die begin 2015 in volume begon te verzenden De meeste voorspellingen zeggen dat de komende 10nm-knooppunten waar TSMC en Samsung het over hebben net iets beter zullen zijn dan de 14nm-productie van Intel - waarbij Intel waarschijnlijk de leiding zal herwinnen met een eigen 10nm-knooppunt.

Natuurlijk zullen we niet echt weten hoe goed een van deze processen werkt en wat voor soort prestaties en kosten we zullen krijgen totdat de daadwerkelijke chips worden verzonden. Het zou 2017 en daarna zeer interessante jaren voor de chipfabrikanten moeten maken.

Hoe waarschijnlijk is het dat u PCMag.com aanbeveelt?