Video: N-path filters explained (November 2024)
Hoewel chipverkopers over het algemeen geen nieuwe chips introduceren tijdens de jaarlijkse International Solid State Circuits Conference (ISSCC), geven ze vaak meer informatie over de interne werking van reeds aangekondigde producten. Hier zijn enkele dingen die ik interessant vond tijdens de show van deze week.
Intel's Ivytown Server-architectuur
Intel besprak de nieuwste versie van zijn Xeon E7-processorfamilie, een chip met maximaal 15 cores en 30 threads, bekend als Ivytown. Het is gebaseerd op de Ivy Bridge EP-architectuur die wordt gebruikt in de Xeon E5 2600 V2. De processor is gebouwd met behulp van Intel's 22nm-procestechnologie met Tri-Gate-transistors (de vinnen zijn 34nm hoog en 8nm breed) en zal de huidige op Westmere EX gebaseerde Xeon E7 vervangen. Ter vergelijking: de huidige Xeon E7, die wordt geproduceerd op een 32 nm vlakke HKMG-processor, heeft 10 cores en 20 threads en heeft 30 MB L3-cache vergeleken met 37, 5 MB in de Ivytown-versie.
Een van de interessantere kenmerken van deze nieuwe processorfamilie is de modulaire architectuur. De plattegrond bestaat uit drie kolommen van vijf kernen, elk met een eigen plak L3-cache, een ingesloten ringbus en speciale IO boven en onder aan de kolommen (QPI-koppelingen bovenaan en geheugencontroller onderaan). Intel is van plan een 10-core versie te maken door de rechterkolom te verwijderen; en om een 6-core versie te maken door verder twee rijen te verwijderen.
De 15-core versie heeft 4, 31 miljard transistors - volgens Intel het meest voor elke microprocessor - en meet 541 vierkante millimeter. De 10-core versie heeft 2, 89 miljard transistors en meet 341 vierkante millimeter. De 6-core variant heeft 1, 86 miljard transistors en meet 257 vierkante millimeter. De werkfrequenties variëren van 1, 4 GHz tot 3, 8 GHz met TDP's variërend van 40 W tot 150 W.
Het andere interessante aspect van Ivytown is de geheugenbufferarchitectuur. Dezelfde chip ondersteunt standaard vierkanaals DDR3-geheugen met een snelheid tot 1867MT / s en een nieuwe vierkanaals Voltage-Mode Single-Ended (VMSE) interface naar een geheugenuitbreidingsbuffer met een snelheid van 2667 MT / sec. In totaal kan het tot 12 TB geheugen ondersteunen in een server met 8 sockets - drie keer de geheugencapaciteit van Westmere EX. De 15-core versie zal beschikbaar zijn in twee verschillende pakketten: een die compatibel is met het bestaande Romley-platform (Socket-R) voor eenvoudige upgrades en een andere die een nieuw platform met geheugenbuffers mogelijk maakt.
Meer Haswell-details
Intel gaf ook een aantal details over de Haswell-architectuur, gebruikt in de huidige Core-familie. Dit maakt ook gebruik van 22nm Tri-Gate transistors. Intel zei dat Haswell verschillende nieuwe technologieën integreert, waaronder een volledig geïntegreerde spanningsregelaar of FIVR (consolidatie van het platform van vijf spanningsregelaars tot één), ingebedde DRAM-cache voor betere grafische prestaties, lager vermogen, geoptimaliseerde IO, AVX2-instructies en een bredere geheel getal van SIMD.
Er zijn drie basisvariaties van Haswell: ten eerste is er een quad-core die communiceert met een afzonderlijke PCH (Platform Controller Hub) met snellere grafische afbeeldingen (twee tot vier cores). Ten tweede is er een ultrabook-platform dat een dual-core Haswell combineert met de PCH in een pakket met meerdere chips. De processor ondersteunt een lagere stroomstatus, de PCH is aangepast voor een lager stroomverbruik en de twee communiceren via een bus met laag vermogen, die allemaal het standby-vermogen met 95 procent vermindert. Eindelijk is er een versie met grafische afbeeldingen van Iris Pro en 128 MB eDRAM-cache in hetzelfde pakket. De multi-chip-pakketten gebruiken een on-pakket IO die hoge bandbreedte biedt bij laag vermogen tussen de CPU en de PCH en eDRAM.
Afhankelijk van het aantal CPU-cores en de grafische weergave (GT2 of GT3) heeft Haswell overal 960 miljoen tot 1, 7 miljard transistors en de chip meet 130 tot 260 vierkante millimeter. Het is ontworpen om te werken op 0, 7 tot 1, 1 volt met een breed frequentiebereik van 1, 1 tot 3, 8 GHz.
De 128 GB eDRAM-matrijs meet 77 vierkante millimeter en biedt een piekbandbreedte van 102 GBps. Intel zei dat in vergelijking met hetzelfde systeem zonder eDRAM, de extra cache prestatiewinst oplevert tot 75 procent, hoewel de algehele prestaties met 30 tot 40 procent worden verbeterd.
AMD's Steamroller voedt Kaveri
AMD, dat de neiging heeft om meer afbeeldingen te plaatsen op wat het zijn versnelde verwerkingseenheden (APU's of processoren die CPU's en afbeeldingen combineren) concentreert, gericht op zijn nieuwe CPU-kern, bekend als Steamroller, die wordt gebruikt in de nieuwe Kaveri-serie processoren van het bedrijf. De Steamroller-kern, geproduceerd in een 28 nm bulk CMOS-proces, heeft 236 miljoen transistoren in een oppervlakte van 29, 47 vierkante millimeter. Dit omvat twee gehele getallen, twee instructiedecodeereenheden en verschillende gedeelde elementen, waaronder de instructieafhaalactie, drijvende-komma-eenheid en 2 MB L2-cache. AMD gebruikt meestal een van deze Steamroller-modules in zijn "dual-core" -chips (die de 2 gehele getallen weerspiegelen); en twee in zijn "quad-core" chips.
In vergelijking met de eerdere Piledriver-kern, die werd geproduceerd volgens een 32 nm SOI-proces, voegt Steamroller een tweede instructiedecodeereenheid, een grotere 96 KB gedeelde cache met instructies en andere verbeteringen toe. AMD zei dat dit leidde tot 14, 5 procent meer instructies per cyclus, wat zich vertaalt in 9 procent betere prestaties op single-threaded applicaties en 18 procent betere prestaties op dual-threaded apps. Het kan ook op 500MHz hogere frequentie op hetzelfde vermogen draaien, of ongeveer dezelfde prestaties leveren met een vermogensreductie van 38 procent. De Steamroller-kern is ontworpen om te werken met een bereik van 0, 7 tot 1, 45 volt.
Mobiele processors van MediaTek, Renesas en Qualcomm
Een aantal bedrijven gaf presentaties over hun ARM-gebaseerde processors.
MediaTek sprak over zijn 28nm heterogene multi-core processor (HMP) met een quad-core CPU en dubbele GPU. De MediaTek-chip heeft twee Cortex A15-cores met een snelheid van 1, 8 GHz en twee Cortex A7-cores met een snelheid van 1, 4 GHz, gecombineerd met een Imagination G6200 400 MHz dual-core GPU. Het heeft ook een full HD hardware videocodec en een 13-megapixel beeldsensorprocessor.
MediaTek sprak ook over PTP-technologie (Performance, Thermal en Power) die de chip bewaakt en het vermogen regelt. In dit geval zei het bedrijf dat PTP een 23 procent hogere kloksnelheid toestaat of tot 41 procent energiebesparing.
Deze chip maakt gebruik van de echte HMP-verwerking van ARM, wat betekent dat elke combinatie van grote en kleine aders van één tot vier afhankelijk van de werklast kan worden uitgevoerd. MediaTek zei dat door het gebruik van echte HMP, de chip 33-51 procent betere prestaties kan leveren bij zware werkbelastingen of 2-5x betere energie-efficiëntie bij lichte werkbelastingen, terwijl adaptief thermisch management nog eens 10 procent betere prestaties levert.
Renesas presenteerde een "voorgestelde" 28 nm HPM acht-core heterogene processor ontworpen voor mobiele apparaten en auto-infotainmentsystemen. De chip gebruikt vier 2 GHz Cortex A15-kernen en vier 1 GHz Cortex A7-kernen. Het is in staat om alle 8 cores tegelijkertijd te bedienen voor de hoogste prestaties, maar het maakt ook gebruik van de heterogene architectuur en technieken voor energiebeheer om de prestaties voor bepaalde workloads of power enveloppen te optimaliseren.
Qualcomm heeft zijn Hexagon digitale signaalprocessor beschreven, die in zijn mobiele SoC's wordt gebruikt voor verschillende multimedia- en modemtoepassingen. De huidige versie is vervaardigd in 28 mm HKMG bulk CMOS-proces. Dit ontwerp streeft naar hoge instructies per klok in tegenstelling tot hoge werkfrequenties.
Aan de kant van de ARM-server sprak Applied Micro over de 64-bit ARMv8-processor van de eerste generatie, voor het eerst aangekondigd tijdens de recente Open Compute-top. Dit is gebaseerd op een "Potenza" -processormodule (PMD), die twee kernen bevat die 256 KB L2-cache delen. Potenza wordt vervaardigd in 40 nm bulk CMOS en elke PMD bevat 84 miljoen transistoren en gebruikt een oppervlak van 14, 8 vierkante millimeter. Het kan werken tot 3GHz bij 0, 9 volt, maar gemiddeld 4, 5 W bij typische workloads. Het X-Gene 3-serverplatform omvat vier PMD's (acht cores), een gedeelde 8 MB L3-cache en vier DRAM-geheugenkanalen rond een centrale schakelaar. Het integreert ook 10GB Ethernet, SATA 2/3, PCIe Gen. 3 en USB 3.0.
De volgende generatie chipprocestechnologie
Er waren ook een aantal presentaties over de volgende generatie chipprocestechnologie, aangezien bijna alle grote chipfabrikanten plannen hebben om over te stappen op 3D- of FinFET-productie, op het knooppunt van 14 of 16 nm (na Intel, dat al 22 nm chips verzendt) met dergelijke technologie).
Samsung sprak over zijn aanstaande 14nm FinFET-proces, met een 128Mb 6T SRAM-array en testchip. Samsung zei dat FinFET's een goede oplossing zijn voor mobiele SoC's met een laag vermogen, omdat ze een goede schaalverdeling, hoge stroom en lage lekkage bieden en een goede controle over het korte kanaal hebben.
Dit vormt ook enkele uitdagingen voor SRAM's, omdat de voedingsspanning van SRAM niet is geschaald. SRAM neemt nu 20-30 procent van het matrijsgebied van een SoC in beslag, maar verbruikt ongeveer 40-50 procent van het vermogen. Om deze problemen aan te pakken, heeft Samsung enkele nieuwe technieken voorgesteld om SRAM's te bedienen met FinFET-transistors bij een lagere voedingsspanning.
TSMC loste soortgelijke problemen op en pronkte met zijn 16nm 128Mb SRAM-chip. TSMC zei dat FinFET's een reguliere technologie zijn geworden voor productie boven 20 nm, maar zei dat de grootte van de kanaalbreedte en -lengte met FinFET's een uitdaging is voor het schalen van conventionele 6T-SRAM en voedingsspanning. TSMC stelde twee schrijfhulptechnieken voor om deze problemen op te lossen.
Dit zijn tamelijk technische problemen, maar het oplossen van de problemen is van cruciaal belang als we in de toekomst dichtere, energie-efficiëntere chips willen krijgen.
